一、內存帶寬制約系統性能
FB-DIMM近乎是一種夢幻級的內存技術，在現有技術基礎上實現跨越式的性能提升，同時成本也相當低廉。
在整個計算機系統中，內存可謂是決定整機性能的關鍵因素，光有快的CPU，沒有好的內存系統與之配合，CPU性能再優秀也無從發揮。這種情況是由計算機原理所決定的，CPU在運算時所需要的數據都是從內存中獲取，如果內存系統無法及時給CPU供應數據，CPU不得不長時間處在一種等待狀態，硬件資源閑置，性能自然無從發揮。
反之，倘若擁有一個高效的內存系統，CPU從發出請求到獲取數據等待時間非常短暫，那么便可將更多的資源用于實際運算處理，對應的性能自然也就越高。正因為如此，包括Intel、AMD在內的CPU廠商才會充分考慮到內存的配合問題，目前Intel正積極推廣高帶寬的DDR2內存，而AMD則直接把內存控制器整合于CPU內部，達到降低延遲時間的目的。盡管方式不同，但最終目的都是為了讓CPU平臺能夠發揮出更卓越的效能。
和PC機相比，服務器系統對內存性能更加渴求。服務器要承擔的任務量遠甚于PC，大量的突發訪問、高強度的數據傳輸、頻繁的數據交換、從不間斷地穩固運轉，這一切都要求服務器系統擁有極高的性能，多處理器往往是標準配備，與之對應，大容量、高速度的內存系統也至關重要。為此，服務器在內存方面往往不惜血本。在許多應用中，4GB容量、雙通道設計只是入門產品的基準，在針對敏感應用的多路服務器系統中，多達幾十GB甚至上百GB容量也尋?？梢?。但即便如此，內存依然是服務器性能提升的瓶頸，使用的也仍然是傳統的DDR技術。
無論針對何種應用的服務器，單路系統還是多路系統，ECC Registered DDR400內存便是所能達到的最高水平(DDR2剛開始推廣，尚未達到普及的水平)，它的有效帶寬只有3.2GBps，與PC內存沒有什么差異。即使使用雙通道技術，也只能達到6.4GBps的水平。為了解決這個問題，RISC架構的高端服務器系統大多為每一個CPU都配備了專屬性的內存資源，再通過高速總線實現資源共享，這樣單CPU便可擁有6.4GBps內存帶寬，至于8路的整套系統，有效內存帶寬就可以達到51.2GBps的高水平，很好滿足了當前應用的需要。
二、內存設計思想的變遷
然而，這種做法只能暫時解決問題，很難應對未來的發展需求，而且容易反過來對CPU的設計造成制約。舉個例子，雙通道DDR400最多只能提供6.4GBps帶寬，那么CPU前端總線帶寬也不應超過這個水平，內存系統跟不上，前端總線再快也沒用，實際性能還是取決于較慢的內存。我們可以看到，現在不管Itanium 2、Xeon、Opteron還是其他的處理器，前端總線一般都沒有高過這個水平。
到明年初DDR2-533標準可望成為主流，CPU的前端總線帶寬也將幾乎同步提升到對應的8.5GBps。但如果CPU廠商想通過提高前端總線來獲得更高的性能，唯一的做法就是選擇具有更高性能的內存系統。在索尼的PS3中，IBM為其研發的CELL處理器就與四通道Rambus XDR 3.2GHz配合，有效前端總線可達到25.6GBps的高水平，遠遠超過現有任何一種處理器。
那么，為什么DDR體系在速度上如此滯后?根本原因還應歸結于并行設計架構。標準的DDR、DDR2模組都采用64位結構，一次可傳輸64bit二進制數據，所對應的是64位并行的內存總線。然而，由于先天限制，并行總線很難實現跨越性的性能提升。
首先，并行總線很容易相互干擾，令傳輸信號不穩定，頻率很難迅速提升，我們所看到內存規格按部就班地緩慢提升并不僅僅是針對市場消費考慮，更多是技術現實使然;其次，內存模組發送出的并行數據要求在同一個傳輸節拍中同步到達接收端，這就要求主板PCB中的64條線路長度保持嚴格一致(主板上采用蛇形方式布線就是為了達到這個目的)，這就對PCB設計提出苛刻的要求。
而隨著內存頻率不斷提升，允許的線路長度誤差越來越小，最終將導致設計線路成為不可能完成的任務—從這個趨勢來看，并行內存的發展空間有限，最終必然會朝向窄位寬和串行化的方向發展;第三，同樣由于布線的原因，DDR體系最多只能實現雙通道，而這就必須用到128條數據線路，占據大量的PCB面積。即使非要實現4通道，主板也沒有這么多PCB空間可以利用，數據同步化問題會帶來更多的困擾。種種缺陷造成DDR體系速度提升緩慢，即便未來的DDR3也談不上有多好的表現，依然會保持緩慢升級的速度。
最先挑戰這個問題的是Rambus公司，它最初提出的RDRAM內存實際上就是采用窄位寬、高頻率的設計思想來提升性能，但過高的成本和糟糕的商業策略葬送了這項優秀技術的市場前景。2003年，Rambus在此基礎上發展出更先進的XDR內存，依然基于此種設計思想，一舉將內存系統的帶寬提升到19.6GBps以上(四通道XDR 2.4GHz)，最高可達到100GBps的超級水平(八通道XDR 6.4GHz)。
但可惜的是，XDR同樣無法擺脫高成本的困擾，未來它的應用領域也許只能局限于索尼PS3游戲機或者IBM基于CELL處理器平臺的計算機產品。那么，能否在現行DDR體系基礎上，改用串行思想來設計低成本的高性能模組呢?
Intel獨家開發的FB-DIMM技術對此作了肯定的回答。FB-DIMM最大的特點就是采用已有的DDR2內存芯片，但它借助一個緩沖芯片將并行數據轉換為串行數據流，并經由類似PCI Express的點對點高速串行總線將數據傳輸給CPU。
據悉，FB-DIMM可以在現有DDR2-533基礎上輕易實現25.2GBps的高帶寬，而該標準的內存系統在明年即可面市。若采用DDR2-800顆粒，FB-DIMM的帶寬將進一步提升到38.4GBps，而它的帶寬極限可突破57.6GBps—盡管這個數字仍然遜于XDR系統，但它的優點在于成本升高極為有限，是一項廉價的技術。
Intel推出FB-DIMM顯然不是為PC所準備，這項技術將首先應用在服務器系統中，Intel的Itanium平臺將首先從FB-DIMM受益?，F在，就讓我們走進FB-DIMM世界，向大家揭示這一項堪稱神奇的新技術。
三、FB-DIMM的邏輯架構
FB-DIMM的全稱是“Fully Buffered DIMM(全緩存模組技術)”，大家從其名稱中便可直觀了解到它的設計思想。如上面所述，FB-DIMM其實就是在一個標準DDR2內存基礎上，增加了一枚用于數據中轉、讀寫控制的緩沖控制芯片。
該枚芯片承擔著以下幾方面的任務:第一，負責管理FB-DIMM的高速串行總線，承擔數據發送和接收的指派任務，這包含一組數據讀取的14位串行通路和一組用于數據寫入的10位通路;#p#分頁標題#e#
第二，實現并行數據與串行數據流的翻譯轉換工作—我們知道，緩沖芯片從內存中讀取出來的原始數據原本都為并行格式，它們在通過高速串行總線發送出去之前就必須先轉換為對應的串行數據流，而這個任務也必須由緩沖芯片來完成，反之，從內存控制器傳來的串行數據流要轉成指定的并行格式，然后才能寫入到內存芯片中，緩沖芯片自然也要承擔這個任務;
第三，緩沖芯片必須承擔多個模組的通訊聯絡任務，如果在一個內存通道中存在多條FB-DIMM模組，那么各個FB-DIMM模組間的數據都是通過緩沖芯片來傳遞、轉發的。不難看出，緩沖芯片實際上是FB-DIMM的大腦，它承擔所有的控制、傳輸和中轉任務。
使用串行總線作為傳輸媒介，FB-DIMM便順理成章擁有跨越式的高接口帶寬。根據1.0版標準定義，FB-DIMM模組的串行總線有3.2GHz、4.0GHz和4.8GHz三種頻率規格，而每條模組的有效位寬為24bit，所對應的接口帶寬便是9.6GBps、12GBps和14.4GBps，遠遠超過了現有的DDR2內存。
不過，如果你認為這就是FB-DIMM的實際性能，那你就錯了，FB-DIMM的接口帶寬與實際讀寫帶寬其實是兩個概念，前者所指的只是每個模組串行總線的最高帶寬，它在含義上類似串行ATA接口—串行ATA的總線帶寬達到150MBps，但這并不是指串行ATA硬盤能達到這個速度，代表的只是帶寬的最高值。
同樣，FB-DIMM的接口帶寬同樣如此，模組的實際性能仍取決于內存芯片規格和模組位寬設計。如果采用DDR2-533芯片、64bit位寬設計，那么這條FB-DIMM的有效帶寬仍然只有4.2GBps，同現有的DDR2-533內存完全一樣。FB-DIMM之所以能擁有高性能，關鍵在于串行傳輸技術讓它擺脫了并行總線難以實現多通道設計的問題，使得在計算機中引入六通道設計成為可能，借此達到傳統DDR體系難以想象的超高帶寬，這就是FB-DIMM的真正奧秘所在。
不過，引入緩沖設計也會產生一個新的問題。數據在傳輸過程中需要經過緩沖和轉換，不可避免需要花費額外的延遲時間，對性能產生負面影響。但隨著工作頻率的提升，這個缺陷會變得越來越不明顯。為了保持信號穩定，DDR2內存的延遲時間將隨著工作頻率的提高而快速增加，而FB-DIMM的延遲時間增幅平緩，所以雖然現在FB-DIMM延遲較高，但當單條模組的帶寬達到4GBps左右時，FB-DIMM與DDR2內存延遲時間相當，超過這個臨界點之后，DDR2內存的延遲時間將明顯長于FB-DIMM。換句話說，FB-DIMM系統不僅具有更高的數據帶寬，而且延遲時間更短、反應速度更快。
四、FB-DIMM的中樞神經
串行總線設計是FB-DIMM賴以擁有高效能的基礎。實際上，Intel并沒有另起爐灶從零開始設計，而是直接沿用了許多來自于PCI Express的成果，其中最關鍵的就是使用差分信號技術(Differential Signaling)。
關于差分信號技術，此前我們在介紹串行ATA、HyperTransport和PCI Express總線時都有過多方探討，這里不妨進行簡單重述。我們知道，現有各種并行總線都是以一條線路來傳輸一個數據信號，高電平表示“1”，低電平表示“0”，或者反過來由低電平表示“1”，高電平表示“0”。單通道結構的64bit內存需要使用64條金屬線路來傳輸數據，雙通道就需用到128條線路。
當數據在線路傳輸時，很容易受到電磁環境的干擾，導致原始數據出現異常，如高電平信號電壓變低，或低電平的電壓變高，這些干擾都有可能讓接收方作出錯誤的判斷，導致數據傳輸失敗。過去業界曾為這個難題大傷腦筋，當初硬盤數據排線從40針提高到80針細線(增加40根地線)就是為了降低傳輸干擾，但直到串行技術引入后問題方告解決。
與傳統技術迥然不同，差分信號不再是以單條線路的高低電平作為“0”和“1”的判斷依據，而是采用兩條線路來表達一個二進制數據—數據究竟為“0”還是“1”取決于這兩條線路的電壓差。這樣，即使受到嚴重的外來干擾，導致兩條線路傳輸的電平信號發生較大范圍的電壓波動，但它們之間的電壓差依然可以保持相對穩定，接收方便能夠作出正確的判斷。因此，差分信號技術擁有非常強的抗干擾能力，但因它需要占用兩條線路，很難被引入到并行總線技術中，只有針對服務器應用的SCSI總線是個例外。
FB-DIMM借鑒PCI Express技術的第二個地方，就是其串行總線也采用了點對點結構。目前，DDR體系的并行總線無法在同一時刻同時發送和接收數據，二者根據指令輪流進行。然而FB-DIMM卻可以在同一時刻同時發送和接收數據，奧秘在于它擁有兩個串行通路，一個用于數據發送，一個用于數據接收。與之對應，FB-DIMM的緩存芯片有專用的發送控制邏輯和接收控制邏輯，數據讀出操作和寫入操作可在一個周期內同步進行。這實際上將內存系統的理論延遲時間縮短了一半，彌補了緩沖處理所造成的損失。
較為特殊的是，FB-DIMM的數據發送總線與接收總線是不對等的，發送總線一共有14個線路對，一次向內存控制器發送14bit數據。而接收總線采用10位設計，每次只能夠接收10bit數據?；\統地說，單通道的FB-DIMM模組就是24bit設計。這種不對等設計之前沒有先例，但它卻十分符合內存系統的客觀實際。在大多數情況下，CPU從內存中讀出的數據總是遠遠多于寫入到內存的數據，與之對應，讀取總線帶寬高于寫入總線的設計方案科學合理，而且十分經濟。
五、FB-DIMM的信息中轉站
緩沖控制芯片是FB-DIMM的中樞神經，它有一個專用名稱:Advanced Memory Buffer，意為高級內存緩沖。前面我們提到，FB-DIMM的所有控制功能都是由它來實現，而不僅僅只是用于緩沖數據。下面，我們將深入其邏輯內部，剖析它的結構。
根據前面所述，我們可以將緩沖芯片的功能分解為串行總線傳輸、并行-串行數據互轉、內存讀寫控制以及緩沖芯片通訊等四大部分，這些功能都有專門的邏輯單元一一對應。在串行總線傳輸部分，我們介紹過其不對等的設計，數據發送14bit，數據接收10bit。
在緩沖芯片邏輯內，發送部分被稱為“Northbound(北區)”，而接收部分則被稱為“Southbound(南區)”，北南二區的總線控制職能分別由緩沖芯片中的“中轉/合并(Pass through&Merging)”、“中轉(Pass-through)”控制邏輯所掌管。而在同一個通道的多個FB-DIMM模組中，各個緩沖芯片的“中轉/合并”邏輯直接串聯，“中轉”邏輯也與其他“中轉”邏輯相連，二者涇渭分明。另外，因北區負責數據發送，來自后一條模組的數據在傳給前一條模組的同時會被合并處理，這就是將控制部分稱為“中轉/合并”邏輯的原因。#p#分頁標題#e#
并-串數據互轉是緩沖控制芯片的又一個關鍵點。對于數據發送的北區，就是將從內存中讀取出來的并行數據預先轉換為串行數據流，它是由緩沖芯片的“串行轉換邏輯(serializer)”來完成的。而對于北區接收到的數據，則是由“并行轉換/解碼邏輯(De-serializer &Decode Logic)”處理的，首先將串行數據轉為對應的并行格式，然后將數據流包含的寫入命令和地址信息進行解碼，并據此完成寫入操作。
毫無疑問，數據讀取和寫入操作的最終對象都是FB-DIMM模組內的內存芯片。我們在緩沖控制芯片的邏輯中發現，緩沖芯片與內存芯片的通訊完全是由“數據總線接口(Data Bus Interface)”進行統一掌管，它也是二者之間最主要的連接點。在讀取數據時，內存模組中傳出的并行數據經過數據總線接口后指派給上面的“串行轉換邏輯”，得出的串行數據流被發送給內存控制器。而進行寫入操作時，并行化后的數據也必須通過這個接口，再寫入到指定的區域。
顯然，它承擔的只是簡單的轉換控制工作而已，但從中我們可以看到，FB-DIMM模組芯片采用多少位的設計無關緊要，其實Intel可以將它設計為64bit，升級更為平滑，也可以設計為128bit模組來獲得更高的性能，在現有技術條件下實現這樣的目標可謂是輕而易舉，而我們前面推測FB-DIMM系統的效能其實也都還是保守數字。
到此為止，整套FB-DIMM系統便能輕松運轉起來了，在上述分析中不難看出，該緩沖控制芯片的結構并不復雜，功能單元相對簡單，沒有多大的設計難度，更多體現的是一種理念的創新。根據1.0版規范，該枚芯片將采用類似BGA的封裝技術，芯片整體尺寸為24.5×19.5×2.15毫米，很容易便能安裝到內存的PCB板上。從樣品圖中可以看出，該芯片的核心面積很小，量產后的制造成本很低。其底部一共有多達655個球狀焊接信號點，分布井然有序。
六、FB-DIMM三大優點
在多通道設計上，FB-DIMM非常靈活，你可以使用單通道、雙通道、四通道或者是六通道，幾乎可以同Rambus公司的XDR內存相媲美，其中關鍵便是串行總線設計。為了更好說明這一點，我們不妨引入DRR2內存來作為對比。
根據前面所述，大家可知每條FB-DIMM為24位，但它是由24條高速串行通路組成，不存在信號同步化的問題，對應主板PCB的線路也根本不必講究長度一致，設計難度得到有效控制。從線路數量來考慮情況也與之類似，因使用差分信號技術，傳輸一個數據需要占用兩條線路，那么單個FB-DIMM通道就一共需要48條數據線路，再加上12條地線、6條供電線路和3條共享的線路，線路總數只有69條。與之形成鮮明對比的是，一條DDR2模組總共需要用到240條線路，足足是FB-DIMM的三倍還多。而且DDR2內存的數據線路必須保持嚴格一致，設計難度較大。
從對比中大家可以看到二者的明顯差別，即便是單通道DDR2系統，主板PCB上的空間被密密麻麻、設計極其復雜的蛇形線路占據，沒有任何空余的地方。此外，數據線路和地線總共要占據兩層PCB，供電線路又要占據一層，資源占用比較厲害。而圖5右側的雙通道FB-DIMM方案就簡單了許多，傳輸線路只占據極少的一部分PCB區域，總共只要兩層PCB即可，差異極為明顯。
目前，業界已很好地掌握了雙通道DDR/DDR2技術，PCB設計人員可以在北橋芯片/CPU與內存DIMM槽間的空位設計出480條連接線路，至少其中的128條數據線需要保持嚴格一致。那么，FB-DIMM的多通道設計就變得非常自然了，六通道也只需要使用到414條連接線路，這些線路幾乎都不需要保持嚴格一致的長度，實現成本比雙通道DDR/DDR2要低得多。
高性能并非FB-DIMM的唯一優點，對服務器系統來說，FB-DIMM另一個關鍵的優點是它可實現超大容量。每個FB-DIMM通道都可以最多串聯8條內存，一個服務器系統最多可以實現6個通道，裝載48條FB-DIMM內存，而每條FB-DIMM內存的最大容量達到4GB，這樣該系統可容納的最高容量就達到了192GB。這么大的容量對于普通服務器沒有什么意義，但對于高端系統乃至超級計算機，FB-DIMM帶來的容量增益就非常明顯。
要將如此之多的FB-DIMM內存插槽放置在主板上肯定是個大麻煩。顯然，若采用現行內存槽方案，將導致主板PCB面積難以控制，為此，Intel為FB-DIMM系統定義了全新的連接模式，通過一塊擴展板來實現多模組的連接。
我們先來看看最基礎的FB-DIMM，如圖所示，二者分別為單、雙條FB-DIMM的連接形式，連接方法與現有DDR內存沒甚么不同，區別只是在于特殊的總線連接而已，內存控制器通過高速串行總線與各條FB-DIMM模組的緩沖控制芯片連接，但如果要為這套系統安裝數十條FB-DIMM模組，那又該怎么辦?
FB-DIMM 1.0標準對此作出了明確的定義。主板上提供6個擴展槽，每個槽對應一個通道。每個擴展槽上可直接連接FB-DIMM模組或者是內存擴展板，每個擴展板上又有8個FB-DIMM連接槽，只要你愿意，可以將8條模組插在擴展板上，然后再將該內存擴展板插在主板上，依此類推，完成6通道、48條內存的安裝。這種方法充分利用了機箱內部空間，巧妙解決了多模組安裝的難題，構建高效能系統就顯得更具可操作性。
七、FB-DIMM模組的物理規格
FB-DIMM 1.0標準對模組的物理規格作出了相當詳細的定義，具體包括模組尺寸、金手指設計以及相關的電壓參數等。在這些方面，FB-DIMM并沒有太出奇的地方，Intel更多考慮到與現行生產設備的兼容問題，如FB-DIMM模組的尺寸為133.5毫米×30.5毫米，同現有的服務器內存完全一樣。
模組中可以容納9顆、18顆或36顆DDR2/DDR3規格的內存芯片，其中18顆芯片設計為標準方案—PCB的背面容納10顆、正面為8顆，正面中間位置留給緩沖控制芯片。如果要采用36顆芯片的高容量方案，估計要使用芯片疊加技術才行。另外，FB-DIMM模組的金手指仍有240個，與DDR2內存相同，區別只是缺口的位置不同而已。
這種設計其實也是為兼容現有生產設備之故，FB-DIMM的有效針腳只有69個，我們可以從下圖的FB-DIMM模組中看到，只有正面左側的金手指有連接到緩沖控制芯片的線路，其余位置的金手指并沒有連接線路，只是做做樣子而已。也許很多人會認為，直接設計為69個金手指會更經濟一些，但這樣做就必須對現有的生產設備作較大的調整，花費的成本反而更高。#p#分頁標題#e#
由于增加了一枚芯片，FB-DIMM模組內總共就要用到三種不同用途的電壓，驅動DDR2內存芯片的1.8V電壓，內存“命令/地址”信號的終結器則要用到0.9V電壓，至于緩沖芯片本身必須用到1.5V驅動電壓才行。
因此，FB-DIMM模組的供電設計會比現行DDR/DDR2模組要復雜一些。與之對應的是功耗問題，非常奇怪的是，安裝位置不同但規格參數完全相同的FB-DIMM模組居然消耗不一樣的電能。第一條模組典型功耗為3.4W，而通道內的最后一條模組一般只需消耗2.4W功耗，這種情況與緩沖控制芯片的任務指派機制有關，第一條模組的緩沖芯片必須承擔更多的數據轉發和合并工作，相應的，緩沖控制芯片的任務負擔也多一些，多消耗電能并不奇怪。
緩沖芯片工作在很高的頻率上，芯片發熱量必然比較可觀，有鑒于此，Intel也對它的散熱方案作出參考性的定義。利用一個固定在內存PCB板上的彈簧片來夾緊散熱片，這一方案顯然比較簡單，FB-DIMM內存廠商也完全可以發展出其他的方案，比如說像現在不少高速DDR500內存一樣，將模組兩面用金屬散熱片包覆起來，散熱效果估計會更好些。
八、前途無量的FB-DIMM
毫無疑問，FB-DIMM近乎是一種夢幻級的內存技術，在現有技術基礎上實現跨越式的性能提升，成本也相當低廉。更重要的是，FB-DIMM并不是什么空中樓閣，到明年我們便可看到FB-DIMM內存正式在Intel服務器中大放光彩。單從技術角度出發，我們也許會發現FB-DIMM談不上有多少獨創的東西:DDR2內存芯片、類似PCI Express的串行總線，但它更多是一種創新思想的產物，正因為如此，構建于成熟技術基礎上的FB-DIMM才擁有如此的魅力。相對昂貴的XDR內存，FB-DIMM平民本質注定了它必將成為最終的勝利者。
Intel表態，FB-DIMM將專注于IA架構服務器領域，PC平臺仍然按照DDR2、DDR3按部就班地升級，是否將FB-DIMM引入暫無結論。不過，廉價、易于實現的FB-DIMM注定有這樣的發展潛力，只要Intel愿意，讓PC同樣享有FB-DIMM技術易如反掌，即便只用到4通道設計，FB-DIMM的效能也將超出DDR2系統兩倍之多，性能優勢極其明顯，憑借此舉Intel便可在競爭中占據主動地位。而這勢必反過來影響CPU的設計，為配合內存帶寬的大幅提升，CPU前端總線也應進行相應的速度擴展，甚至可考慮直接轉向串行總線(目前CPU前端總線均為64位并行結構)，以此打造的全新計算機系統，將現有平臺遠遠甩在后頭。Intel沒有對外界透露FB-DIMM是否會將應用領域拓展，但我們相信，這樣的可能性完全存在。
未來的內存之戰注定會在FB-DIMM與Rambus XDR之間展開，現行DDR2系統終結于2007年，而DDR3大約只能用到2010年，在這之后，DDR體系很難有進一步的提升空間，朝向窄位或者串行方向發展乃是大勢所趨。從性能而論，全新架構的XDR也許會有更大的優勢，但高成本再次成為其致命弊端。廉價、平滑升級的FB-DIMM擁有很大的勝算，再考慮到FB-DIMM為Intel自己的杰作，我們幾乎可以斷定它將成為傳統DDR體系的終結者。
九、服務器模組中的ECC和Registered
服務器所承擔的都是關鍵性任務，往往要求24小時×365天的不間斷運行，而且不允許中途故障頻出或者頻繁重啟，對可靠性和穩定性兩項指標要求極為苛刻。但PC機就簡單得多，系統崩潰重啟即可，每天開機時間多數不超過10小時。截然不同的應用實際決定了二者在內存技術上的差異，服務器內存擁有ECC和Registers功能，而針對PC的普通內存條則沒有這兩項技術，那么它們究竟起到什么作用呢?
ECC校驗功能
ECC校驗功能大家應該比較熟悉，在許多地方都有它的蹤跡。ECC功能所起的作用就是檢查數據在傳輸過程中是否出錯，一旦發現接收到的數據錯誤就立刻將它拋棄，并命令對方重新發送一次。這種機制可以有效減少服務器的故障率，倘若數據在傳輸中出錯卻沒被檢查出來，CPU使用錯誤的數據后很可能出現更嚴重的錯誤，造成系統意外崩潰的情形。雖然在日常應用中這種情況極少出現，但服務器在高負載、長時間不間斷運行的狀態下，數據出錯就難免了，因此對這些領域來說，內存模組擁有ECC校驗功能是必不可少的。
ECC的實現原理較為簡單，它在每個字節中增加一個校驗字位，并以此為基礎來判斷數據正確與否。我們可以看到，普通DDR/DDR2內存模組都為64bit位寬，而ECC模組的位寬達到72bit，多出的8bit其實就是校驗位。另外，我們必須明確一個概念，ECC只能對數據包進行檢查，判斷數據是否正確，如果發現錯誤便讓對方重發，而不是直接修復數據。目前，具有錯誤自動修復功能的內存只有在某些大型計算機、軍用戰機、人造衛星、空間探測器、火星車等高精尖設備中才會用到。
ECC功能由模組中附加ECC校驗芯片來實現，但要讓ECC發揮作用還離不開內存控制器的支持，目前針對服務器的芯片組均可支持該項特性。一般ECC校驗只能檢查出1bit的數據錯誤，但如果內存控制器設計得足夠強大，ECC機制也可以偵測到一個字節數據中多個比特位同時出錯的情形。
Registers功能
Registers通常與ECC概念被一并提起，不少人甚至認為二者都是純粹的錯誤校驗。其實，Registers的概念與ECC大不相同，它指的是信號的重新驅動(re-driving)過程—在很多時候，內存中保留的數據經過多次刷新之后有可能出現失真，代表二進制數據的電平信號發生偏差。一旦出現這種情況，很容易導致數據傳輸出錯的情形，而Registers所起到的其實是一個事前預防的作用。擁有Registers功能的內存模組，可以通過重新驅動控制信號來改善內存的運作，提高電平信號的準確性，有助于保持系統長時間穩定運作。不過，因為Registers的信號重驅動需花費一個時鐘周期，延遲時間有所增加，因此它的實際性能會稍低于普通內存，相當于以性能換取穩定性。
Registers功能同樣要由專門的芯片實現，它承擔信號重驅動的控制職能。由于工作方式不同，有無Registers功能的兩種模組是不能混用的。
ECC Registers功能的168-pin SDRAM，圖中上部方框所示為Registers芯片。
